三星发布新一代3nm栅全环工艺，取得GAA工艺领先地位
近年来，在激烈的市场竞争环境下，三星将业务重心转向逻辑工艺代工。 在最近举行的SFF（三星代工论坛）美国分会上，三星公布了四种FinFET工艺，涵盖7nm到4nm。 同时发布了新一代3nm全环栅（GAA）工艺。 与7nm工艺相比，三星3gae工艺将面积减少45%，功耗降低50%，性能提升35%。 三星表示，首批3nm芯片主要用于智能手机和其他移动设备。
目前，先进半导体制造工艺已进入10nm节点以下。 台积电去年率先量产7nm工艺，但没有EUV光刻工艺。 三星选择直接进入7nm EUV工艺，因此进度落后台积电一年。 不过，三星决心在3nm工艺上追赶台积电。 根据三星的Roadmap，他们将在2021年量产3nm工艺，届时台积电也将几乎进入3nm节点。 不过，台积电尚未明确3nm的技术细节，这意味着三星在GAA工艺上取得了领先地位。
三星晶圆代工业务市场副总经理Ryan SangHyun Lee表示，三星自2002年以来一直在开发GAA技术，并利用纳米芯片设备制造了mbcFET（多桥通道FET）。 该技术可以显着增强晶体管的性能，从而实现3nm工艺的制造。不过，台积电也在积极推动3nm工艺。 2018年，台积电宣布计划投资6000亿新台币建设3纳米工厂，希望2020年开工建设，最快2022年底开始量产。 有消息称，台积电3nm工艺技术已进入实验阶段，并在GAA技术上取得了新的突破。 台积电在第一季度财报中指出，其3nm技术已进入全面发展阶段。事实上，台积电与三星电子在先进技术上的竞争已有多年。 今年，他们将主要在3nm技术上展开竞争。 不过，台积电、三星和英特尔都没有提及3nm之后的半导体工艺路线图。
因为集成电路的加工线宽达到3nm后，将进入介观物理的范畴。 数据表明，介观材料一方面含有一定量的粒子，仅靠薛定谔方程无法求解；另一方面，粒子数量还不足以忽略统计波动。 这使得集成电路技术的进一步发展遇到许多物理障碍。 此外，漏电流增加带来的功耗也很难解决。因此，3nm工艺也被称为半导体的物理极限。 然而，在半导体行业发展之前的几十年里，行业屡屡遇到所谓的工艺限制问题，但这些技术瓶颈却一次又一次被打破。三星代工业务营销副总裁Ryan Lee也表示，预测三星芯片的未来：GAA技术的发展可能使2nm甚至1nm工艺成为可能。 虽然三星不确定会采用什么样的结构，但仍然相信这样的技术一定会出现。 也就是说，三星计划采用GAA工艺来挑战物理极限。
