Samsung เปิดตัวกระบวนการ 3nm Gate Full Ring เจเนอเรชันใหม่ ซึ่งได้รับตำแหน่งผู้นำในกระบวนการ GAA

ในช่วงไม่กี่ปีที่ผ่านมา ในสภาพแวดล้อมการแข่งขันในตลาดที่รุนแรง Samsung ได้เปลี่ยนการมุ่งเน้นทางธุรกิจไปที่กระบวนการ OEM เชิงตรรกะ ในบทล่าสุดของสหรัฐอเมริกาของ SFF (Samsung Foundry Forum) Samsung ได้ประกาศกระบวนการ FinFET สี่กระบวนการ ซึ่งครอบคลุม 7Nm ถึง 4nm ในเวลาเดียวกัน ก็มีการเปิดตัวกระบวนการ 3nm gate all around (GAA) รุ่นใหม่ เมื่อเปรียบเทียบกับเทคโนโลยี 7Nm กระบวนการ 3gae ของ Samsung จะลดพื้นที่ลง 45% ลดการใช้พลังงานลง 50% และปรับปรุงประสิทธิภาพลง 35% Samsung กล่าวว่าชิป 3 นาโนเมตรตัวแรกมีไว้สำหรับสมาร์ทโฟนและอุปกรณ์มือถืออื่นๆ เป็นหลัก

ปัจจุบัน กระบวนการผลิตเซมิคอนดักเตอร์ขั้นสูงได้เข้ามาต่ำกว่าโหนด 10 นาโนเมตร TSMC เป็นผู้นำในการผลิตจำนวนมากของกระบวนการ 7Nm ในปีที่แล้ว แต่ไม่มีกระบวนการพิมพ์หิน EUV Samsung เลือกที่จะเข้าสู่กระบวนการ 7Nm EUV โดยตรง ดังนั้นจึงช้ากว่า TSMC อยู่หนึ่งปี อย่างไรก็ตาม Samsung มุ่งมั่นที่จะไล่ตาม TSMC ในกระบวนการ 3 นาโนเมตร ตามแผนงานของ Samsung พวกเขาจะผลิตกระบวนการ 3 นาโนเมตรจำนวนมากในปี 2021 และ TSMC จะเกือบจะเข้าสู่โหนด 3 นาโนเมตรในเวลานั้น อย่างไรก็ตาม TSMC ไม่ได้กำหนดรายละเอียดทางเทคนิคของ 3 นาโนเมตร ซึ่งหมายความว่า Samsung ได้รับตำแหน่งผู้นำในกระบวนการ GAA

Ryan SangHyun Lee รองผู้จัดการทั่วไปของตลาดธุรกิจโรงหล่อเวเฟอร์ของ Samsung กล่าวว่า Samsung ได้พัฒนาเทคโนโลยี GAA มาตั้งแต่ปี 2002 และได้ผลิต mbcfet (multi-bridge channel fet) โดยใช้อุปกรณ์นาโนชิป เทคโนโลยีนี้สามารถเพิ่มประสิทธิภาพการทำงานของทรานซิสเตอร์ได้อย่างมาก เพื่อให้บรรลุถึงการผลิตกระบวนการ 3 นาโนเมตร อย่างไรก็ตาม TSMC ยังส่งเสริมกระบวนการ 3 นาโนเมตรอย่างแข็งขันอีกด้วย ในปี 2018 TSMC ประกาศว่ามีแผนที่จะลงทุนมูลค่า 600 พันล้านดอลลาร์ NT เพื่อสร้างโรงงานขนาด 3 นาโนเมตร โดยหวังว่าจะเริ่มการก่อสร้างในปี 2020 และเริ่มการผลิตจำนวนมากโดยเร็วที่สุดในสิ้นปี 2022 มีรายงานว่าเทคโนโลยีการผลิต 3 นาโนเมตรของ TSMC ได้เข้าสู่ขั้นตอนการทดลอง และได้สร้างความก้าวหน้าครั้งใหม่ในเทคโนโลยี GAA TSMC ชี้ให้เห็นในรายงานทางการเงินประจำไตรมาสแรกว่าเทคโนโลยี 3 นาโนเมตรของบริษัทได้เข้าสู่ขั้นตอนของการพัฒนาอย่างครอบคลุม อันที่จริง TSMC และ Samsung Electronics แข่งขันกันในด้านเทคโนโลยีขั้นสูงมาหลายปีแล้ว ในปีนี้พวกเขาจะแข่งขันกันที่เทคโนโลยี 3 นาโนเมตรเป็นหลัก อย่างไรก็ตาม ทั้ง TSMC, Samsung และ Intel ไม่ได้กล่าวถึงแผนงานกระบวนการเซมิคอนดักเตอร์หลังจาก 3 นาโนเมตร

เพราะหลังจากความกว้างในการประมวลผลของวงจรรวมถึง 3 นาโนเมตร มันจะเข้าสู่หมวดหมู่ของฟิสิกส์ระดับเมสโซสโคปิก ข้อมูลแสดงให้เห็นว่าวัสดุที่ผ่านกล้องจุลทรรศน์มีอนุภาคอยู่จำนวนหนึ่ง ซึ่งไม่สามารถแก้ไขได้ด้วยสมการของชโรดิงเงอร์เท่านั้น ในทางกลับกัน จำนวนอนุภาคไม่มากพอที่จะมองข้ามความผันผวนทางสถิติ ทำให้การพัฒนาเทคโนโลยีวงจรรวมก้าวต่อไปต้องเผชิญอุปสรรคทางกายภาพมากมาย นอกจากนี้ การใช้พลังงานที่เกิดจากกระแสรั่วไหลที่เพิ่มขึ้นยังแก้ไขได้ยาก ดังนั้น กระบวนการ 3 นาโนเมตรจึงเรียกว่าขีดจำกัดทางกายภาพของเซมิคอนดักเตอร์ อย่างไรก็ตาม ในช่วงหลายทศวรรษก่อนการพัฒนาอุตสาหกรรมเซมิคอนดักเตอร์ อุตสาหกรรมได้เผชิญกับสิ่งที่เรียกว่าปัญหาขีดจำกัดกระบวนการซ้ำแล้วซ้ำอีก แต่ปัญหาทางเทคนิคเหล่านี้ได้ถูกทำลายครั้งแล้วครั้งเล่า Ryan Lee รองประธานฝ่ายการตลาดของธุรกิจ OEM ของ Samsung ยัง ทำนายอนาคตของชิป Samsung: การพัฒนาเทคโนโลยี GAA อาจทำให้กระบวนการ 2 นาโนเมตรหรือ 1 นาโนเมตรเป็นไปได้ แม้ว่า Samsung จะไม่แน่ใจว่าจะใช้โครงสร้างแบบใด แต่ก็ยังเชื่อว่าเทคโนโลยีดังกล่าวจะปรากฏขึ้น กล่าวอีกนัยหนึ่ง Samsung วางแผนที่จะใช้กระบวนการ GAA เพื่อท้าทายขีดจำกัดทางกายภาพ