サムスン、新世代の 3nm ゲート フルリング プロセスをリリース、GAA プロセスで主導的地位を獲得

近年、熾烈な市場競争環境の中で、サムスンはロジックプロセスのOEMに事業の重点を移している。 最近開催された SFF (Samsung Foundry Forum) の米国支部で、Samsung は 7Nm ～ 4nm をカバーする 4 つの FinFET プロセスを発表しました。 同時に、新世代の 3nm ゲート オール アラウンド (GAA) プロセスがリリースされました。 7Nm テクノロジーと比較して、Samsung の 3gae プロセスは面積を 45% 削減し、消費電力を 50% 削減し、パフォーマンスを 35% 向上します。 サムスンは、最初の3nmチップは主にスマートフォンやその他のモバイル機器向けだと述べた。

現在、最先端の半導体製造プロセスは10nmノード以下に突入しています。 TSMCは昨年、7Nmプロセスの量産を主導したが、EUVリソグラフィープロセスは存在しない。 サムスンは7Nm EUVプロセスに直接参入することを選択したため、TSMCの進行から1年遅れている。 しかし、サムスンは3nmプロセスでTSMCに追いつくことを決意している。 サムスンのロードマップによると、2021年に3nmプロセスを量産する予定で、その時点でTSMCはほぼ3nmノードに参入することになる。 ただし、TSMCは3nmの技術的な詳細を定義していないため、SamsungがGAAプロセスで主導的な地位を獲得したことを意味します。

サムスンウエハーファウンドリビジネス市場副本部長のライアン・サンヒョン・リー氏は、サムスンは2002年からGAA技術を開発しており、ナノチップ装置を使用してmbcfet（マルチブリッジチャネルfet）を製造していると述べた。 この技術はトランジスタの性能を大幅に向上させ、3nmプロセスでの製造を実現しますが、TSMCも3nmプロセスを積極的に推進しています。 2018年、TSMCは3nmプラントの建設に6,000億台湾ドルを投資する計画を発表し、2020年に建設を開始し、早ければ2022年末に量産を開始したいと考えている。 TSMC 3nmプロセス技術が実験段階に入り、GAA技術に新たなブレークスルーをもたらしたと報告されています。 TSMCは第1四半期の財務報告書で、自社の3nm技術が包括的な開発段階に入ったと指摘しており、実際、TSMCとサムスン電子は長年にわたって先端技術で競争してきた。 今年は主に3nm技術で争われることになる。 しかし、TSMC、サムスン、インテルのいずれも、3nm以降の半導体プロセスのロードマップについては言及しなかった。

集積回路の加工線幅が3nmに達すると、メゾスコピック物理学の範疇に入るからだ。 データは、一方ではメゾスコピック材料が一定量の粒子を含んでいることを示しており、これはシュレディンガー方程式だけでは解くことができません。一方で、粒子の数は統計的な変動を無視できるほど大きくありません。 このため、集積回路技術のさらなる発展は多くの物理的障害に遭遇することになります。 また、リーク電流の増加による消費電力の問題も解決が困難であるため、3nmプロセスは半導体の物理的限界とも言われています。 しかし、半導体産業が発展するまでの数十年間、この業界はいわゆるプロセス限界問題に繰り返し遭遇しましたが、これらの技術的なネックは何度も打ち破られてきました。サムスン OEM ビジネスのマーケティング担当副社長、ライアン・リー氏も次のように述べています。サムスンのチップの将来を予測しました。GAA テクノロジーの開発により、2nm またはさらに 1nm プロセスが可能になる可能性があります。 サムスンはどのような構造を採用するかは分からないが、それでもそのような技術が登場すると信じている。 言い換えれば、サムスンは GAA プロセスを使用して物理的な限界に挑戦することを計画しています。