三星發表新一代3nm柵全環工藝，取得GAA製程領先地位
近年來，在激烈的市場競爭環境下，三星將業務重心轉向邏輯製程代工。 在最近舉行的SFF（三星代工論壇）美國分會上，三星公佈了四種FinFET工藝，涵蓋7nm到4nm。 同時發布了新一代3nm全環柵（GAA）製程。 與7nm製程相比，三星3gae製程將面積減少45%，功耗降低50%，效能提升35%。 三星表示，首批3nm晶片主要用於智慧型手機和其他行動裝置。
目前，先進半導體製造流程已進入10nm節點以下。 台積電去年率先量產7nm工藝，但沒有EUV光刻工藝。 三星選擇直接進入7nm EUV工藝，因此進度落後台積電一年。 不過，三星決心在3nm製程上追趕台積電。 根據三星的Roadmap，他們將在2021年量產3nm工藝，屆時台積電也將幾乎進入3nm節點。 不過，台積電尚未明確3nm的技術細節，這意味著三星在GAA製程上取得了領先地位。
三星晶圓代工業務市場副總經理Ryan SangHyun Lee表示，三星自2002年以來一直在開發GAA技術，並利用奈米晶片設備製造了mbcFET（多橋通道FET）。 此技術可顯著增強電晶體的性能，從而實現3nm製程的製造。 2018年，台積電宣布計畫投資6,000億新台幣建設3奈米工廠，希望2020年動工建設，最快2022年底開始量產。 有消息稱，台積電3nm製程技術已進入實驗階段，並在GAA技術上取得了新的突破。 台積電在第一季財報中指出，其3nm技術已進入全面發展階段。 今年，他們將主要在3nm技術上展開競爭。 不過，台積電、三星和英特爾都沒有提及3nm之後的半導體製程路線圖。
因為積體電路的加工線寬達到3nm後，就會進入介觀物理的範疇。 數據表明，介觀材料一方面含有一定量的粒子，僅靠薛丁格方程式無法求解；另一方面，粒子數量還不足以忽略統計波動。 這使得積體電路技術的進一步發展遇到許多物理障礙。 此外，漏電流增加所帶來的功耗也很難解決。 然而，在半導體產業發展之前的幾十年裡，業界屢屢遇到所謂的製程限制問題，但這些科技瓶頸卻一次又一次被打破。未來：GAA技術的發展可能使2nm甚至1nm製程成為可能。 雖然三星不確定會採用什麼樣的結構，但仍相信這樣的技術一定會出現。 也就是說，三星計劃採用GAA製程來挑戰物理極限。
