삼성, 차세대 3nm 게이트 풀 링 공정 출시로 GAA 공정 선두 자리 확보

최근 몇 년 동안 치열한 시장 경쟁 환경에서 삼성은 사업 초점을 논리 공정 OEM으로 전환했습니다. 최근 SFF(삼성 파운드리 포럼) 미국 지부에서 삼성은 7Nm~4nm를 포괄하는 4가지 FinFET 공정을 발표했습니다. 동시에 차세대 3nm GAA(Gate All Around) 공정이 출시되었습니다. 삼성 3개 공정은 7Nm 기술 대비 면적은 45%, 소비전력은 50%, 성능은 35% 향상된다. 삼성은 최초의 3nm 칩이 주로 스마트폰 및 기타 모바일 장치용이라고 밝혔습니다.

현재 첨단 반도체 제조 공정은 10nm 노드 아래로 진입했습니다. TSMC는 지난해 7Nm 공정 양산에 앞장섰으나 EUV 노광 공정은 없다. 삼성이 7Nm EUV 공정에 직접 진입하기로 결정해 진행 중인 TSMC보다 1년 뒤처진 셈이다. 하지만 삼성전자는 3나노 공정에서 TSMC를 따라잡겠다는 각오다. 삼성의 로드맵에 따르면 2021년에 3nm 공정을 대량 생산할 예정이며, TSMC는 그때쯤 3nm 노드에 거의 진입할 것입니다. 그러나 TSMC는 3nm의 기술적 세부 사항을 정의하지 않았습니다. 이는 삼성이 GAA 공정에서 선두 위치를 차지했음을 의미합니다.

삼성 웨이퍼 파운드리 사업시장 라이언 이상현 상무는 삼성전자가 2002년부터 GAA 기술을 개발해 왔으며 나노칩 장비를 이용해 mbcfet(멀티 브리지 채널 FET)을 생산해왔다고 말했다. 이 기술은 트랜지스터의 성능을 대폭 향상해 3나노 공정 제조를 실현할 수 있다. 그러나 TSMC도 3나노 공정을 적극적으로 추진하고 있다. 2018년 TSMC는 3nm 공장을 건설하기 위해 NT$6000억을 투자할 계획이라고 발표했으며, 2020년에 건설을 시작하고 2022년 말부터 대량 생산을 시작할 계획입니다. TSMC의 3nm 공정 기술이 실험 단계에 진입해 GAA 기술에 새로운 돌파구를 마련한 것으로 알려졌습니다. TSMC는 1분기 재무보고서에서 자사의 3나노 기술이 종합적인 개발 단계에 진입했다고 지적했다. 실제로 TSMC와 삼성전자는 수년간 첨단 기술을 놓고 경쟁해 왔다. 올해는 3nm 기술을 중심으로 경쟁할 예정이다. 하지만 TSMC와 삼성, 인텔 모두 3나노 이후 반도체 공정 로드맵에 대해서는 언급하지 않았다.

집적 회로의 처리 선폭이 3nm에 도달하면 Mesoscopic 물리학의 범주에 들어가기 때문입니다. 데이터는 메조스코픽 물질이 슈뢰딩거 방정식만으로는 풀 수 없는 특정 양의 입자를 포함하고 있음을 보여줍니다. 반면, 입자의 수는 통계적 변동을 무시할 만큼 크지 않습니다. 이로 인해 집적 회로 기술의 추가 개발은 많은 물리적 장애물에 직면하게 됩니다. 또한, 누설 전류 증가로 인한 전력 소모 문제도 해결하기 어렵다. 그래서 3나노 공정은 반도체의 물리적 한계로도 알려져 있다. 그러나 반도체 산업이 발전하기 수십 년 전, 업계는 소위 공정 한계 문제에 반복적으로 직면했지만 이러한 기술적인 목차는 계속해서 무너졌습니다. 삼성 OEM 사업부 마케팅 담당 라이언 리 부사장도 삼성 칩의 미래를 예측했습니다. GAA 기술의 개발로 2nm 또는 심지어 1nm 공정이 가능할 수도 있습니다. 삼성전자는 어떤 구조를 채택할지 확실하지 않지만, 그런 기술이 나올 것이라고 믿고 있다. 즉, 삼성전자는 GAA 프로세스를 활용해 물리적 한계에 도전하겠다는 계획이다.