Samsung ra mắt quy trình toàn vòng cổng 3nm thế hệ mới, giành vị trí dẫn đầu trong quy trình GAA

Những năm gần đây, trước môi trường thị trường cạnh tranh khốc liệt, Samsung đã chuyển trọng tâm kinh doanh sang OEM quy trình logic. Tại chương SFF gần đây tại Hoa Kỳ (Diễn đàn đúc của Samsung), Samsung đã công bố bốn quy trình FinFET, bao gồm 7Nm đến 4nm. Đồng thời, quy trình cổng 3nm xung quanh (GAA) thế hệ mới đã được ra mắt. So với công nghệ 7Nm, quy trình 3gae của Samsung sẽ giảm diện tích 45%, giảm 50% điện năng tiêu thụ và cải thiện hiệu suất 35%. Samsung cho biết, chip 3nm đầu tiên chủ yếu dành cho điện thoại thông minh và các thiết bị di động khác.

Hiện tại, quy trình sản xuất chất bán dẫn tiên tiến đã đi vào nút 10nm. TSMC đã dẫn đầu trong việc sản xuất hàng loạt quy trình 7Nm vào năm ngoái nhưng lại không có quy trình in thạch bản EUV. Samsung đã chọn tham gia trực tiếp vào quy trình EUV 7Nm nên chậm hơn TSMC một năm. Tuy nhiên, Samsung quyết tâm bắt kịp TSMC ở tiến trình 3nm. Theo Lộ trình của Samsung, họ sẽ sản xuất hàng loạt quy trình 3nm vào năm 2021 và TSMC gần như sẽ bước vào nút 3nm vào thời điểm đó. Tuy nhiên, TSMC chưa xác định chi tiết kỹ thuật của 3nm, đồng nghĩa với việc Samsung đã giành được vị trí dẫn đầu về quy trình GAA.

Ryan SangHyun Lee, Phó tổng giám đốc thị trường kinh doanh đúc wafer của Samsung, cho biết Samsung đã phát triển công nghệ GAA từ năm 2002 và đã sản xuất mbcfet (fet kênh đa cầu) bằng cách sử dụng thiết bị chip nano. Công nghệ này có thể nâng cao đáng kể hiệu suất của bóng bán dẫn, để hiện thực hóa việc sản xuất quy trình 3nm. Tuy nhiên, TSMC cũng đang tích cực thúc đẩy quy trình 3nm. Năm 2018, TSMC công bố kế hoạch đầu tư 600 tỷ Đài tệ để xây dựng nhà máy 3nm, hy vọng khởi công xây dựng vào năm 2020 và bắt đầu sản xuất hàng loạt ngay cuối năm 2022. Có thông tin cho rằng công nghệ xử lý 3nm TSMC đã bước vào giai đoạn thử nghiệm và tạo ra bước đột phá mới trong công nghệ GAA. TSMC đã chỉ ra trong báo cáo tài chính quý đầu tiên rằng công nghệ 3nm của họ đã bước vào giai đoạn phát triển toàn diện. Trên thực tế, TSMC và Samsung Electronics đã cạnh tranh về công nghệ tiên tiến trong nhiều năm. Năm nay, họ sẽ cạnh tranh chủ yếu trên công nghệ 3nm. Tuy nhiên, cả TSMC, Samsung và Intel đều không đề cập đến lộ trình xử lý chất bán dẫn sau 3nm.

Bởi vì sau khi băng thông xử lý của mạch tích hợp đạt đến 3nm, nó sẽ lọt vào danh mục vật lý siêu âm. Dữ liệu cho thấy, một mặt, các vật liệu siêu âm có chứa một lượng hạt nhất định, không thể giải được chỉ bằng phương trình Schrodinger; Mặt khác, số lượng hạt không đủ lớn để bỏ qua biến động thống kê. Điều này làm cho sự phát triển hơn nữa của công nghệ mạch tích hợp gặp phải nhiều trở ngại vật lý. Ngoài ra, mức tiêu thụ điện năng do dòng điện rò tăng lên cũng khó giải quyết. Vì vậy, quy trình 3nm còn được gọi là giới hạn vật lý của chất bán dẫn. Tuy nhiên, trong những thập kỷ trước khi ngành công nghiệp bán dẫn phát triển, ngành này đã nhiều lần gặp phải vấn đề được gọi là vấn đề giới hạn quy trình, nhưng những vòng cổ kỹ thuật này đã bị phá vỡ hết lần này đến lần khác. Ryan Lee, phó chủ tịch tiếp thị mảng kinh doanh OEM của Samsung, cũng dự đoán tương lai của chip Samsung: sự phát triển của công nghệ GAA có thể tạo ra quy trình 2nm hoặc thậm chí 1nm. Mặc dù Samsung không chắc chắn mình sẽ áp dụng loại cấu trúc nào nhưng họ vẫn tin rằng công nghệ như vậy sẽ xuất hiện. Nói cách khác, Samsung có kế hoạch sử dụng quy trình GAA để thách thức các giới hạn vật lý.