En los últimos años, en el entorno de feroz competencia del mercado, Samsung ha cambiado su enfoque comercial hacia el proceso lógico OEM. En el reciente capítulo estadounidense del SFF (Samsung Foundry Forum), Samsung anunció cuatro procesos FinFET, que abarcan de 7 Nm a 4 nm. Al mismo tiempo, se lanzó una nueva generación de proceso GAA (gate all around) de 3 nm. En comparación con la tecnología de 7 Nm, el proceso 3gae de Samsung reducirá el área en un 45 %, reducirá el consumo de energía en un 50 % y mejorará el rendimiento en un 35 %. Samsung dijo que los primeros chips de 3 nm eran principalmente para teléfonos inteligentes y otros dispositivos móviles.
En la actualidad, el proceso avanzado de fabricación de semiconductores ha entrado por debajo del nodo de 10 nm. TSMC tomó la iniciativa en la producción en masa del proceso de 7 Nm el año pasado, pero no existe un proceso de litografía EUV. Samsung optó por ingresar directamente al proceso EUV de 7 Nm, por lo que está un año por detrás de TSMC en progreso. Sin embargo, Samsung está decidido a alcanzar a TSMC en el proceso de 3 nm. Según la hoja de ruta de Samsung, producirán en masa procesos de 3 nm en 2021, y TSMC casi ingresará al nodo de 3 nm en ese momento. Sin embargo, TSMC no ha definido los detalles técnicos de 3 nm, lo que significa que Samsung ha ganado una posición de liderazgo en el proceso GAA.
Ryan SangHyun Lee, subdirector general del mercado empresarial de fundición de obleas de Samsung, dijo que Samsung ha estado desarrollando tecnología GAA desde 2002 y ha fabricado mbcfet (fet de canal multipuente) utilizando equipos de nanochips. Esta tecnología puede mejorar significativamente el rendimiento de los transistores, a fin de realizar la fabricación del proceso de 3 nm. Sin embargo, TSMC también está promoviendo activamente el proceso de 3 nm. En 2018, TSMC anunció que planea invertir NT $600 mil millones para construir una planta de 3 nm, con la esperanza de comenzar la construcción en 2020 y comenzar la producción en masa a fines de 2022. Se ha informado que la tecnología de proceso TSMC de 3 nm ha entrado en la etapa experimental y ha logrado un nuevo avance en la tecnología GAA. TSMC señaló en su informe financiero del primer trimestre que su tecnología de 3 nm ha entrado en la etapa de desarrollo integral. De hecho, TSMC y Samsung Electronics han estado compitiendo en tecnología avanzada durante muchos años. Este año competirán principalmente con tecnología de 3 nm. Sin embargo, ni TSMC, Samsung ni Intel mencionaron la hoja de ruta del proceso de semiconductores después de los 3 nm.
Porque una vez que el ancho de línea de procesamiento de los circuitos integrados alcance los 3 nm, entrará en la categoría de física mesoscópica. Los datos muestran que los materiales mesoscópicos, por un lado, contienen una cierta cantidad de partículas, lo que no puede resolverse únicamente mediante la ecuación de Schrodinger; Por otro lado, el número de partículas no es lo suficientemente grande como para ignorar las fluctuaciones estadísticas. Esto hace que el desarrollo posterior de la tecnología de circuitos integrados encuentre muchos obstáculos físicos. Además, el consumo de energía provocado por el aumento de la corriente de fuga también es difícil de resolver. Por lo tanto, el proceso de 3 nm también se conoce como el límite físico de los semiconductores. Sin embargo, en las décadas previas al desarrollo de la industria de los semiconductores, la industria se ha encontrado repetidamente con el llamado problema del límite del proceso, pero estos cuellos técnicos se han roto una y otra vez. Ryan Lee, vicepresidente de marketing del negocio OEM de Samsung, también predijo el futuro de los chips Samsung: el desarrollo de la tecnología GAA puede hacer posible un proceso de 2 nm o incluso de 1 nm. Aunque Samsung no está seguro de qué tipo de estructura adoptará, todavía cree que dicha tecnología aparecerá. En otras palabras, Samsung planea utilizar el proceso GAA para desafiar los límites físicos.
Shenzhen TigerWong Technology Co.... Ltd
Tel:86 13717037584
Correo electrónico: info@sztigerwong.com
Dirección: 1.er piso, edificio A2, parque industrial digital Silicon Valley Power, no. 22 Dafu Road, calle Guanlan, distrito de Longhua,
Shenzhen, provincia de GuangDong, China